Префикс блокировки замены сегмента.
5. Префикс переключения разрядности адреса.
6. Префикс переключения разрядности адреса.
7. Префикс повторения.
8. Поля и назначение постбайта в МП IA-32.
9. Поля и назначение SIB-байта в МП IA-32.
10. Процедура активации сегментов в МП IA-32.
11. Процедура трансляции сегментов в МП IA-32.
12. Определите и расшифруйте коды поля md постбайта в МП IA-32.
13. Определите и расшифруйте коды поля r/r постбайта в МП IA-32.
14. Определите и расшифруйте коды поля r/m постбайта в МП IA-32.
3. 3. 5. Структура данных
Архитектура IA-32 предполагает наличие не менее двух процессоров, даже если они интегрированы в одном блоке. В поздних моделях МП их называют не процессорами, а модулями обработки данных. Здесь речь идет, скорее, о множестве структур данных, в зависимости от реализованных в процессоре "арифметик".
Основным модулем обработки данных является модуль обработки чисел с фиксированной запятой (точкой). В настоящее время – это целочисленная арифметика, обработка двоично-десятичных чисел и строк символов.
Дополнительным модулем является модуль обработки чисел с плавающей запятой (модуль обработки вещественных чисел).
В МП, начиная с Pentium MMX, используется дополнительный мультимедийный модуль обработки векторных данных.
Модуль обработки чисел с фиксированной запятой использует основной набор регистров общего назначения (РОНы) и следующие форматы данных:
1. Целые числа без знака:
байт диапазон: от 0 до 255,
слово диапазон: от 0 до 65 535,
двойное слово диапазон: от 0 до 4 294 967 295.
2. Целые со знаком:
знак и 7 бит диапазон: от (–128) до 127,
знак и 15 бит диапазон: от (–32 768) до 32 767,
знак и 31 бит диапазон: от (–от
Страницы: << < 36 | 37 | 38 | 39 | 40 > >>