енном режиме МП IA-32.
2. Назначение дескриптора шлюзов в защищенном режиме МП IA-32.
3. Процедура переключения задач в защищенном режиме МП IA-32.
4. Основные поля дескрипторов сегментов и шлюзов.
5. Использование поля базового адреса сегмента и поля предела в дескрипторе сегмента.
6. Назначение поля атрибутов в дескрипторе сегмента.
7. Возможности использования сегментов CS, SS, ES, CS. .
8. Понятие селектора сегмента.
9. Процедура переключения задач.
10. Термины: TSS, шлюз TSS.
11. Этапы процедуры переключения задач.
3. 3. 2. Модель памяти
В защищенном 32-х разрядном режиме МП Intel сегментная структура памяти сохранилась, но изменились размеры сегментов и максимальный размер математической памяти:
максимальный размер сегмента стал равен:
– 232 4 294 967 296 байт (4 Гбайта),
максимальное количество сегментов – 214 16384 (16 Кбайт),
адресное пространство математической памяти
– 246 70 368 744 177 664 (64 Тбайт).
Максимальный объем физической линейной памяти определяется разрядностью шин адреса и разрядностью сегментного регистра. При разрядности шин адреса – 32 бита, возможность наращивания емкости оперативной памяти ограничивается величиной 4 Гбайта, т. е. – адресным пространством 1 сегмента.
При добавлении разрядных шин адреса ограничение определяется разрядностью сегментного регистра (32 бита). При использовании максимального значения сегмента в 4 Гбайта и максимального значения начального адреса сегмента в линейной памяти – возможность наращивания емкости оперативной памяти ограничивается величиной 8 Гбайт (2 сегмента по 4 Гбайт).
Биты в памяти и в регистрах также нумеруются с младших разрядов, а многобайтные операнды – по номеру младшего байта. Размещение программ
Страницы: << < 22 | 23 | 24 | 25 | 26 > >>