- установка и reset - сброс). Условное обозначение триггера - на рис. 6. Он имеет два симметричных входа S и R и два симметричных выхода Q и , причем выходной сигнал Q является логическим отрицанием сигнала . На каждый из двух входов S и R могут подаваться входные сигналы в виде кратковременных импульсов. Наличие импульса на входе будем считать единицей, а его отсутствие - нулем.
рис. 6
На рис. 7 показана реализация триггера с помощью вентилей ИЛИ-НЕ, в таблице 6 - соответствующая таблица истинности.
Таблица 6
S
R
Q
0
0
Запрещено
0
1
1
0
1
0
0
1
1
1
Хранение бита
Проанализируем возможные комбинации значений входов R и S триггера, используя его схему и таблицу истинности схемы ИЛИ-НЕ (см. табл. 5).
1. Если на входы триггера подать S "1", R "0", то (независимо от состояния) на выходе Q верхнего вентиля появится "0". После этого на входах нижнего вентиля окажется R "0", Q "0" и выход станет равным "1".
2. Точно так же при подаче "0" на вход S и "1" на вход R на выходе появится "0", а на Q - "1".
3. Если на входы S и R подана логическая "1", то состояние Q и не меняется.
4. Подача на оба входа R и S логического "0" может привести к неоднозначному результату, поэтому эта комбинация входных сигналов запрещена.
Поскольку один триггер может запомнить только один разряд двоичного кода, то для запоминания байта нужно 8 триггеров, для запоминания килобайта соответственно 82108192 триггеров. Современные микросхемы памяти содержат миллионы триггеров.
Что такое суммато
Страницы: << < 3 | 4 | 5 | 6 > >>